{{{sourceTextContent.title}}}

Renesas Electronics entwickelt KI-Chips der nächsten Generation

{{{sourceTextContent.subTitle}}}

Renesas Electronics Corporation, ein führender Anbieter von fortschrittlichen Halbleiterlösungen, hat angekündigt, einen KI-Beschleuniger zu entwickeln, der die CNN-Verarbeitung (Convolutional Neural Network) mit hoher Geschwindigkeit und geringem Stromverbrauch durchführt, um sich auf die nächste Generation der Renesas Embedded KI (e-AI) zuzubewegen, die die erhöhte Intelligenz von Endgeräten beschleunigen wird.

{{{sourceTextContent.description}}}

Ein Renesas-Testchip mit diesem Beschleuniger hat einen Wirkungsgrad von 8,8 TOPS/W (Anmerkung 1) erreicht, was die höchste Energieeffizienzklasse der Branche ist. Der Renesas-Beschleuniger basiert auf der Processing in Memory (PIM)-Architektur, einem zunehmend populären Ansatz für die KI-Technologie, bei dem Multiplikations- und Akkumulationsoperationen in der Speicherschaltung durchgeführt werden, während Daten aus diesem Speicher ausgelesen werden.

Um den neuen KI-Beschleuniger zu entwickeln, entwickelte Renesas die folgenden drei Technologien. Die erste ist eine ternär bewertete (-1, 0, 1) SRAM-Struktur-PIM-Technologie, die große CNN-Berechnungen durchführen kann. Die zweite ist eine SRAM-Schaltung, die mit Komparatoren verwendet werden soll, die Speicherdaten mit geringer Leistung auslesen können. Die dritte ist eine Technologie, die Berechnungsfehler aufgrund von Prozessschwankungen in der Fertigung verhindert. Zusammen erreichen diese Technologien sowohl eine Reduzierung der Speicherzugriffszeit in der Deep-Learning-Verarbeitung als auch eine Reduzierung des Leistungsbedarfs für die Multiplikations- und Akkumulationsprozesse. Damit erreicht der neue Beschleuniger die branchenweit höchste Energieeffizienzklasse bei einem Genauigkeitsgrad von mehr als 99 Prozent, wenn er in einem handschriftlichen Zeichenerkennungstest (MNIST) bewertet wird.

Renesas präsentierte diese Ergebnisse am 13. Juni auf den Symposien 2019 über VLSI-Technologie und -Kreisläufe in Kyoto, Japan, vom 9. bis 14. Juni 2019. Renesas demonstrierte auch die Echtzeit-Bilderkennung mit einem Prototyp-KI-Modul, in dem dieser Testchip, der mit einer kleinen Batterie betrieben wird, während der Demonstrationssitzung mit einem Mikrocontroller, einer Kamera, anderen Peripheriegeräten und Entwicklungswerkzeugen verbunden wurde.

Bisher konnte die PIM-Architektur für groß angelegte CNN-Berechnungen mit Einzelbitberechnungen kein ausreichendes Genauigkeitsniveau erreichen, da die binäre (0,1) SRAM-Struktur nur Daten mit den Werten 0 oder 1 verarbeiten konnte. Darüber hinaus führten Prozessschwankungen in der Fertigung zu einer Verringerung der Zuverlässigkeit dieser Berechnungen, so dass Workarounds erforderlich waren. Renesas hat jetzt Technologien entwickelt, die diese Probleme lösen, und wird diese als Spitzentechnologie, die revolutionäre KI-Chips der Zukunft implementieren kann, auf die nächste Generation von e-AI-Lösungen für Anwendungen wie tragbare Geräte und Roboter anwenden, die sowohl Leistung als auch Energieeffizienz erfordern.

Hauptmerkmale der neu entwickelten Technologie für Next-Generation-KI-Chips:

Dreieckige (-1, 0, 1) SRAM-Struktur PIM, die ihre Berechnungsbitnummer entsprechend der erforderlichen Genauigkeit anpassen kann

Die ternäre (-1, 0, 1) SRAM-Struktur-PIM-Architektur verwendet eine Kombination aus einem ternären Speicher mit einem einfachen digitalen Berechnungsblock, um Erhöhungen der Hardwaremenge und Erhöhungen der Berechnungsfehler auf ein Minimum zu reduzieren. Gleichzeitig ermöglicht es das Umschalten der Bitanzahl zwischen z.B. 1,5-Bit (ternär) und 4-Bit-Berechnungen entsprechend der geforderten Genauigkeit. Da dies verschiedene erforderliche Genauigkeiten und Berechnungsskalen auf Benutzerebene unterstützen kann, kann der Anwender das Gleichgewicht zwischen Genauigkeit und Stromverbrauch optimieren.

Hochpräzise und stromsparende Speicherdatenausleseschaltung, die Vergleicher und Replikzellen kombiniert

Bei der Übernahme einer PIM-Architektur werden die Speicherdaten ausgelesen, indem der Wert des Bitleitungsstroms in der SRAM-Struktur erfasst wird. Obwohl es effektiv ist, A/D-Wandler für die hochpräzise Bitleitungsstromerkennung einzusetzen, stellt sich bei diesem Ansatz das Problem des hohen Stromverbrauchs und der vergrößerten Chipflächen. In diesem Bestreben kombinierte Renesas einen Vergleicher (1-Bit-Leseverstärker) mit einer Replikzelle, in der der Strom flexibel gesteuert werden kann, um eine hochpräzise Speicherdatenausleseschaltung zu entwickeln. Darüber hinaus nutzen diese Technologien die Tatsache, dass die Anzahl der durch den neuronalen Netzwerkbetrieb aktivierten Knoten (Neuronen) sehr gering ist, etwa 1%, und erreichen einen noch niedrigeren Leistungsbetrieb, indem sie den Betrieb der Ausleseschaltungen für nicht aktivierte Knoten (Neuronen) stoppen.

Variationsvermeidungstechnologie, die Kalkulationsfehler aufgrund von Prozessschwankungen in der Fertigung unterdrückt

Die PIM-Architektur hat die Herausforderung von Kalkulationsfehlern aufgrund von Prozessschwankungen in der Fertigung. Denn Prozessschwankungen in der Fertigung verursachen Fehler in den Werten der Bitleitungsströme in der SRAM-Struktur und damit Fehler in der Speicherdatenauslesung. Um dieses Problem zu lösen, bedeckte Renesas das Innere des Chips mit mehreren SRAM-Berechnungsschaltungsblöcken und verwendete Blöcke mit minimalen Abweichungen im Herstellungsprozess, um die Berechnungen durchzuführen. Da die aktivierten Knoten nur eine kleine Minderheit aller Knoten sind, werden die aktivierten Knoten selektiv SRAM-Blöcken zugeordnet, die minimale Abweichungen im Herstellungsprozess aufweisen, um die Berechnungen durchzuführen. Dadurch können Berechnungsfehler auf ein Niveau reduziert werden, auf dem sie im Wesentlichen ignoriert werden können.

Seit der Einführung des Embedded AI (e-AI) Konzepts im Jahr 2015 hat Renesas die Entwicklung mehrerer e-AI-Lösungen vorangetrieben. Renesas hat "Klassen" auf der Grundlage der Effektivität von e-AI und implementierten Anwendungen definiert und e-AI-Lösungen auf der Grundlage der folgenden vier Klassen entwickelt:

- Klasse 1: Beurteilung der Richtigkeit oder Anomalie von Signalwellenformdaten.

- Klasse 2 (100 GOPS/W Klasse): Beurteilung von Korrektheit oder Anomalie mittels Echtzeit-Bildverarbeitung.

- Klasse 3 (1 TOPS/W-Klasse): Durchführung der Erkennung in Echtzeit.

- Klasse 4 (10 TOPS/W-Klasse): Ermöglicht inkrementelles Lernen an einem Endpunkt.

Renesas führte 2017 eine e-AI-Entwicklungsumgebung ein und kündigte 2018 den RZ/A2M-Mikroprozessor an, der Renesas' exklusiven DRP (Dynamic Reconfigurable Processor) on Chip integriert. Renesas bietet diese Technologien für Anwendungen an, die der Klasse 2 zugeordnet sind. Um Anwendungen der Klasse 3 zu implementieren, hat Renesas die Rechenleistung dieser DRP-Technologie weiter verbessert.

Jetzt stellt Renesas die neue, hochmoderne Technologie vor, die in diesem Zusammenhang entwickelt wurde. Die neue Beschleuniger-Technologie kombiniert sowohl niedrigen Stromverbrauch als auch verbesserte Rechenleistung und könnte eine der Schlüsseltechnologien für die Implementierung zukünftiger Class 4-Anwendungen sein. Renesas hat sich zum Ziel gesetzt, zur Verwirklichung einer intelligenten Gesellschaft durch mehr Intelligenz beizutragen, die KI sowohl an den Kanten als auch an den Endpunkten des IoT anwendet.