{{{sourceTextContent.title}}}

Kardieren Sie PCIEM-15-IO, das mit 30KLE FPGA und 2Mbytes SRAM erhöht wird.

{{{sourceTextContent.subTitle}}}

Rom, Juni 2015, GEB Unternehmen liefert das PCIEM-15-IO erhöhte FPGA Input-/Outputbrett, das mit einem lokalen Mikrocontroller und an Bord des Gedächtnisses ausgerüstet wird, sein gezielt, in eingebetteten Anwendungen verwendet zu werden, in denen der Zentralprozessor und seine OS-Neigung in der Lage sind, die Input-/Outputereignisse in der erforderlichen Zeit zu behandeln.

{{{sourceTextContent.description}}}

Sein die ideale Lösung für Ausrüstungen in vielen Anwendungsbereichen, wie elektromedizinisches, Automatisierung, Sonar, meteo Radar, Leistungen und Fehlerhäufigkeitanalyse, Video und Datenspieler und -recorder.

Ein Fpga Input-/Outputbrett, wenn es an ein eingebettetes PC-Motherboard angeschlossen wird, fügt programmierbares hohes Bandbreite Input/Output mit DMA, fest verdrahtete DSP Fähigkeit, lokaler Weichkern Mikrocontroller mit kurzer Unterbrechungslatenzzeitfähigkeit an niedrigen Kosten hinzu.

FPGA DSP Blöcke und NIOS kundenspezifische Anweisung bilden den Benutzer fähig zu einer einfachen lokalen Aufbereitung von Input-/Outputdaten mit etwas Fähigkeiten, die werden erreicht auf einer Wirt CPU kippen.

Die Linux- und Windows-Fahrer innerhalb der in Verbindung stehenden Entwicklungsinstallationssätze, bilden vorhanden ein Application Program Interface (API) fähig, auf Wirtsseite, zum Lesen/Schreiben die Input-/Outputregister und behandeln die hoch qualifizierten Unterbrechungen (erzeugt durch lokales NIOS), Management von SG-DMA im virtuellen Speicher.

Unter Verwendung der Altera QSYS Werkzeuge sind einige die vor-verursachten Strukturen, die innerhalb der Entwicklungs-Installationssätze geliefert werden, die freie Altera IP-Bibliothek und die NIOS weiche Kern CPU, Benutzer in der Lage, ein komplettes System der Gewohnheit FPGA in wenigen Stunden zu errichten.

Unter Verwendung der Eklipsewerkzeuge, die in der Quartus-II Suite enthalten sind, kann der Benutzer das Anwendungsprogramm kompilieren, um seine Input-/Outputsignale zu handhaben. Die NIOS Anwendungen konnten von host CPU, die Tatsache auch geladen werden, welche die NIOS Anwendungen bewirtet auf PC-Scheibe einmachen und hohe Flexibilität und Reconfigurability an der Laufzeit erlauben.

Das niedrige Gedächtnistochter Mikro-brett des Stiftzählimpulses SRAM ist mit allen GEB Unternehmen PCIe Familienbrettern kompatibel gewesen-; es kann mit PCIE Standardkarte und PCIe auf Kabelkarte auch verwendet werden, den Gebrauch erlaubend in vielen Formfaktorsystemen.

Das PCIEM-15-IO bewirtet einen Altera Wirbelsturm IV GX EP4CGX30BF14C6N FPGA und zwei Input-/Outputverbindungsstücke. Das erste (J2) ist zum SRAM Tochter Mikro-brett, zweite (J1) hat hergestellt vorhandenes bis 24 Input/Output und 2 Taktgeber mit PLL auf LVTTL Niveaus aufgehoben worden, die zum Benutzerschnittstellenbrett verdrahtet werden können, das Samtech FFSD Kabel verwendet.

Die GEB Unternehmen PCIe Brettfamilie ist völlig - mit bald kommen FEWE (Fpga einfacher Netz-Herausgeber) Werkzeug kompatibel gewesen, das NIOS Soc und ARM Soc Architektur stützen wird.